Docket No.: 67161-064 PATENT

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Kenichi OOTO, et al.

Serial No.:

Group Art Unit:

Filed: July 22, 2003

Examiner:

For:

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-026904, filed February 4, 2003,

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDBRMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:km Facsimile: (202) 756-8087 CUSTOMER NIMBER 20277

Date: July 22, 2003

# 日本国特許庁 JAPAN PATENT OFFICE

67161-064 Kenichi Doto, et al. July 22, 2003

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 2月 4日

出願番号

Application Number:

特願2003-026904

[ ST.10/C ]:

[JP2003-026904]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 2月28日

特 許 庁 長 官 Commissioner, Japan Patent Office



# 特2003-026904

【書類名】 特許願

【整理番号】 540129JP01

【提出日】 平成15年 2月 4日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/768

H01L 27/088

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 大音 建一

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 竹内 雅彦

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 田中 義典

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 半導体基板の主表面を覆うように形成されたゲート酸化膜の上側に線状に平行に複数本のゲート電極を形成し、前記ゲート電極の側方を覆う 絶縁膜であるサイドウォールスペーサを形成することによって、複数本のゲート 隆起部を形成するゲート隆起部形成工程と、

前記ゲート隆起部に対して、前記ゲート隆起部同士の間隙および上側を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、

前記層間絶縁膜の上面から前記ゲート隆起部同士の間を通って前記半導体基板の内部に入り込んだ第1底部に至るコンタクトホールを形成するコンタクトホール形成工程と、

前記第1底部の側面を覆う拡散防止膜を形成するとともに前記第1底部の底面をさらに掘り下げることによって、底面および側面に前記半導体基板を露出させた第2底部を形成する掘り下げ工程と、

前記コンタクトホールの内部に不純物をドープしたポリシリコンを充填するプラグ形成工程とを含む、

半導体装置の製造方法。

【請求項2】 前記掘り下げ工程における第2底部の形成は、ウェットエッチングによって行なう、請求項1に記載の半導体装置の製造方法。

【請求項3】 前記拡散防止膜として、アンドープトポリシリコンを用いる、請求項1または2に記載の半導体装置の製造方法。

【請求項4】 半導体基板の主表面を覆うように形成されたゲート酸化膜の上側に、線状に平行に複数本形成されたゲート電極の各々の側方を覆うサイドウォールスペーサを形成するとともに前記ゲート電極同士の間に露出する前記ゲート酸化膜を貫通して前記半導体基板の内部に入り込んだ第1底部を形成する第1底部形成工程と、

前記第1底部を含む前記半導体基板の上側を覆うストッパ膜を形成するストッパ膜形成工程と、

前記ストッパ膜の上側を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、

前記層間絶縁膜の上面から前記ゲート電極同士の間を通って前記ストッパ膜に 至るコンタクトホールを形成するコンタクトホール形成工程と、

前記ストッパ膜を部分的に除去することによって前記第1底部の側面を覆う拡 散防止膜を形成するとともに前記第1底部の底面をさらに掘り下げることによっ て、底面および側面に前記半導体基板を露出させた第2底部を形成する掘り下げ 工程と、

前記コンタクトホールの内部に不純物をドープしたポリシリコンを充填するプラグ形成工程とを含む、

半導体装置の製造方法。

【請求項5】 前記掘り下げ工程における第2底部の形成は、ウェットエッチングによって行なう、請求項4に記載の半導体装置の製造方法。

【請求項6】 前記拡散防止膜として、ボロンをドープされたポリシリコンを用いる、請求項1,2,4および5のいずれかに記載の半導体装置の製造方法

【請求項7】 前記サイドウォールスペーサを形成する前に、前記ゲート電極同士の間に露出している前記ゲート酸化膜に対してP型不純物を斜めに注入することによって、前記ゲート電極の真下に入り込むようにP型不純物がドープされた領域を形成する工程を含む、請求項1から6のいずれかに記載の半導体装置の製造方法。

【請求項8】 前記プラグ形成工程の前に、前記コンタクトホールの底面に N型不純物を注入する工程を含む、請求項1から7のいずれかに記載の半導体装 置の製造方法。

【請求項9】 半導体基板と、

前記半導体基板の上側にゲート絶縁膜を介して線状に平行に複数本形成された ゲート電極と、

前記ゲート電極同士に挟まれた間隙において、不純物がドープされたポリシリコンで、下端が前記半導体基板に入り込むように形成されたプラグ電極と、

前記プラグ電極の下端近傍において前記プラグ電極の側面を覆いつつ、前記半

導体基板の内部に入り込むように延在している拡散防止膜とを備える、半導体装置。

【請求項10】 前記ゲート電極の真下に入り込むように、P型不純物がドープされた領域を備える、請求項9に記載の半導体装置。

【請求項11】 前記半導体基板のうち前記プラグ電極の下端に接する部分にN型不純物が注入されている、請求項9または10に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、プラグ電極を備える半導体装置およびその製造方法に関するものである。

[0002]

【従来の技術】

従来、ポリシリコンからなるプラグ電極を備える半導体装置としては、特開2001-217320号公報(特許文献1)に開示されているものや、特開平7-230967号公報(特許文献2)に開示されているものがあった。これらの半導体装置においては、半導体基板としてのシリコン基板の上面にゲート酸化膜を形成し、その上側に平行に複数の線状のゲート電極を形成することによってトランジスタを形成し、ゲート電極同士の間にポリシリコンからなるプラグ電極を配置している。プラグ電極の下端は半導体基板に直接接続されている。

[0003]

特に、特許文献1では、半導体基板の中に入り込むようにエッチングすることによって半導体基板に凹部であるトレンチを形成して、このトレンチの下部側面および底面に不純物を注入してウェルバイアス領域を形成し、このトレンチを充填するようにコンタクト部としてプラグ電極を形成している。

[0004]

【特許文献1】

特開2001-217320号公報

[0005]

【特許文献2】

特開平7-230967号公報

[0006]

【発明が解決しようとする課題】

ゲート電極同士の間において、不純物をドープしたポリシリコンからなるプラグ電極を半導体基板に直接接続した場合、ポリシリコンから半導体基板内に不純物が拡散し、ゲート電極の両端近傍の真下に高濃度のソース・ドレイン領域が存在するようになる。このようになると、GIDL (Gate Induced Drain Leakage)が多く発生する。ここでいう「GIDL」とは、ゲート電極に負バイアスを印加し、ドレイン電極に正バイアスを印加した際に、空乏層がドレイン領域内に延び、この延びた領域においては電界密度が高くなるので、電子がBTBT (Band To Band Tunneling)を引き起こし、リーク電流が流れる現象であるまた、プラグ電極として半導体基板に接続されたポリシリコンから半導体基板内に不純物が拡散すると、トランジスタのパンチスルーが起こりやすくなる。すなわち、いわゆる「パンチスルー耐性」が低下する。あるいは、パンチスルーが起こりやすくなることを、「パンチスルーマージンが小さくなる」ともいう。

#### [0007]

一方、ゲート電極を形成し、ゲート電極の側壁を酸化した後に、ボロンなどの P型不純物をゲート電極同士の間に露出した半導体基板のソース・ドレイン領域 に向けて斜めに注入することによってパンチスルー耐性を高めるという技術があ る。しかし、その場合、ソース・ドレイン領域の表層部にP型不純物が注入され てしまうことによって、コンタクト抵抗が増大するという問題点がある。コンタ クト抵抗が増大すると、トランジスタの飽和領域における電流値が小さくなるの で、トランジスタの書き込み速度が遅くなるという問題をもたらす。

#### [0008]

そこで、本発明は、GIDLを防止し、なおかつ、パンチスルー耐性を高く維持することができ、なおかつ、コンタクト抵抗も増大させない半導体装置および その製造方法を提供することを目的とする。

[0009]

# 【課題を解決するための手段】

上記目的を達成するため、本発明に基づく半導体装置の製造方法は、半導体基板の主表面を覆うように形成されたゲート酸化膜の上側に線状に平行に複数本のゲート電極を形成し、前記ゲート電極の側方を覆う絶縁膜であるサイドウォールスペーサを形成することによって、複数本のゲート隆起部を形成するゲート隆起部形成工程と、前記ゲート隆起部に対して、前記ゲート隆起部同士の間隙および上側を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜の上面から前記ゲート隆起部同士の間を通って前記半導体基板の内部に入り込んだ第1底部に至るコンタクトホールを形成するコンタクトホール形成工程と、前記第1底部の側面を覆う拡散防止膜を形成するとともに前記第1底部の底面をさらに掘り下げることによって、底面および側面に前記半導体基板を露出させた第2底部を形成する掘り下げ工程と、前記コンタクトホールの内部に不純物をドープしたポリシリコンを充填するプラグ形成工程とを含む。

# [0010]

【発明の実施の形態】

(実施の形態1)

(製造方法)

図1~図14を参照して、本発明に基づく実施の形態1における半導体装置の 製造方法について説明する。

#### [0011]

図1に示すように、P型のシリコン基板である半導体基板1の上面に局所的に分離酸化膜2を形成する。半導体基板1の上面の分離酸化膜2に覆われていない位置にゲート酸化膜3を形成する。チャネルドープとして、BやBF<sub>2</sub>などのP型不純物を注入し、チャネル層4を形成する。図2に示すように、これらの上側を覆うようにゲート電極の材料であるポリシリコン層5fとWSi膜6fとを合わせて厚み150nmになるように形成する。その上側に続けて窒化膜7を160nm堆積させる。フォトリソグラフィ法によってレジスト膜のパターンを形成し、異方性ドライエッチングを行ない、レジスト膜を除去することによって、図3に示すように窒化膜7のパターニングを行なう。この窒化膜7をマスクとして

さらに異方性ドライエッチングを行ない、図4に示すようにゲート電極5を形成する。WSi膜6fはゲート電極5とほぼ同じ大きさでゲート電極5の上側を覆うWSi膜6となる。ゲート電極5およびWSi膜6の側面を酸化し、図5に示すように側壁酸化膜8を形成する。さらに、PやAsなどのN型不純物を注入することによって、同じく図5に示すようにソース/ドレイン領域9を形成する。【0012】

全体に窒化膜を20nm堆積し、この窒化膜に異方性ドライエッチングを施すことにより、図6に示すようにサイドウォールスペーサ10を形成する。この異方性ドライエッチングは、ゲート酸化膜3が露出したところで止まるように行なう。このサイドウォールスペーサ10の材料となる窒化膜を堆積する際には熱処理を伴うが、この熱処理によって図6に示すようにソース/ドレイン領域9から半導体基板1の内部に向けて不純物の拡散が起こり、拡散部9dが形成される。次に、図7に示すように、全体にストッパ膜としての窒化膜11を15nm堆積させる。

# [0013]

さらに、全面を上から覆うようにBPTEOS(Boro Phospho Tetra-Ethyl 0 rtho Silicate)からなる層間絶縁膜12を500nm堆積させる。フォトリソグラフィ法および異方性ドライエッチングにより、図8に示すようにコンタクトホール13を形成する。窒化膜11のストッパ膜としての作用により、コンタクトホール13を形成するためのエッチングは、窒化膜11で一旦止まる。ここでさらに異方性ドライエッチングを行ない、コンタクトホール13の底面を覆っていた窒化膜11を除去し、図9に示すように半導体基板1の内部にやや入り込んだ深さまで掘り下げる。たとえば、図9に示す深さD1が約20nmになるまで掘り下げる。このときのコンタクトホール13の底部を説明の便宜上「第1底部」と呼ぶものとする。「深さD1」とは、図9に示すように半導体基板1の上面から第1底部の底面までの深さをいう。この状態で、図10に示すように全面に5nm程度の窒化膜17fを堆積させる。

#### [0014]

次に、全面に渡って窒化膜17fに対する異方性ドライエッチングを行ない、

図11に示すように窒化膜17fのうち残存部分によって拡散防止膜17を形成する。その結果、拡散防止膜17の下端は、第1底部に位置するので、半導体基板1の他の領域における上面よりもD1だけ低い位置まで入り込んだ形になる。この拡散防止膜17形成のための異方性ドライエッチングの際には半導体基板1に対して拡散防止膜17の下端からさらに約30nmだけ深い位置まで掘り下げる。このときのコンタクトホール13の底部を説明の便宜上「第2底部」と呼ぶものとする。

#### [0015]

次に、図12に示すように、第2底部に露出した半導体基板1に対して、PなどのN型不純物を注入する。こうして、コンタクトホール13の下方にN型不純物領域14が形成される。なお、拡散防止膜17は、ここでは窒化膜としたが、窒化膜に代えて酸化膜としてもよく、あるいは、酸化膜および窒化膜の組合せとしてもよい。

# [0016]

プラグの材料であるポリシリコンを300nm堆積する。このポリシリコンにはPまたはAsといったN型不純物が $4\times10^{20}$ cm $^{-3}$ の濃度だけドープされている。CMP (Chemical Mechanical Polishing) または全面エッチバックにより、図13に示すように、コンタクトホール13内にプラグ15を形成する。図13におけるコンタクトホール13底部近傍を拡大したところを図14に示す。N型不純物領域14、ソース/ドレイン領域9、およびプラグ15の各々から不純物が拡散し、それぞれ拡散部14d, 9d, 15dとなっている。

# [0017]

#### (半導体装置の構成)

本実施の形態における半導体装置は、図13、図14に示すように、半導体基板1の上側にゲート絶縁膜としてのゲート酸化膜3を介して線状に平行に複数本形成されたゲート電極5を備える。さらに、ゲート電極5同士に挟まれた間隙において、N型不純物がドープされたポリシリコンで、下端が半導体基板1に入り込むように形成されたプラグ15を備える。さらに、プラグ15の下端近傍においてプラグ15の側面を覆いつつ、半導体基板1の内部に入り込むように延在し

ている拡散防止膜17を備える。

# [0018]

また、この半導体装置のように、半導体基板1のうちプラグ15の下端に接する部分にN型不純物が注入されたN型不純物領域14を備えていることが好ましい。

#### [0019]

(作用・効果)

本実施の形態における半導体装置の製造方法で得る半導体装置、あるいは、本 実施の形態における半導体装置では、拡散防止膜17が半導体基板1に入り込む ように下に延びているため、プラグ15から半導体基板1への拡散は、プラグ1 5が拡散防止膜17よりさらに深く延びている部分からのみ行なわれる。したが って、図14の拡散部15dの形状に表れるように、半導体基板1の表面に沿っ た拡散は小さく抑えられる。その結果、半導体基板1の表面に沿ったゲート電極 5の端から拡散部15dまでの距離Bは、拡散防止膜17がない構造の場合の拡 散部15d1までの距離A(図15参照)に比べて、大きくなる。本実施の形態 では、距離Bが長くなっているので、パンチスルーが起こりにくい。言い換えれ ば、パンチスルー耐性が高くなっている。

#### [0020]

また、拡散防止膜17が半導体基板1内に入り込むことによって半導体基板1 表面においてはプラグ15を外部から遮る形となっているので、ゲート電極に負 バイアスを印加し、ドレイン電極に正バイアスを印加したような場合でもBTB Tの発生を抑えることができ、GIDLを防止することができる。

#### [0021]

また、第1底部からさらに半導体基板を約30nm掘り下げ、底面および側面 に半導体基板1が露出した第2底部においてプラグ15と半導体基板1との接続 が行なわれているため、プラグ15と半導体基板1との接触面積が広く確保でき 、コンタクト抵抗を低減することができる。

#### [0022]

拡散防止膜17は、上述の例では窒化膜で形成した。窒化膜であれば、プラグ

15を形成する前にコンタクトホール13の内面に対して行なうフッ酸処理にも強いため好ましい。一方、拡散防止膜17の材質として窒化膜に代えて酸化膜を用いた場合、半導体基板1へのストレスを緩和することができ、ホットキャリア特性が向上するため、好ましい。

# [0023]

ところで、図7の状態のものに対して層間絶縁膜12を堆積する際には、狭い谷間部分の内部に埋込み不良となって内部に空洞が残ったままとなる場合がある。このような埋込み不良による空洞がある場合、図8に示したように層間絶縁膜12にコンタクトホール13を形成した時点で、実際には図16に示すように、空洞30がコンタクトホール13の壁に出現する。図8ではコンタクトホール13の奥側の壁は省略して表示していなかったが、図16ではこれを表示している。この空洞30とコンタクトホール13との幾何学的関係を模式化して立体的に示すと図17のようになる。ただし、図17では、図16における紙面奥手前方向に並ぶ2つのコンタクトホール13a,13b同士が空洞30によってつながった形となる。このまま各コンタクトホール内にプラグ15の材料(以下「プラグ材料」という。)を充填した場合、プラグ材料が空洞30内にも堆積し、その結果、プラグ同士が互いに離れているにもかかわらず電気的に接続された状態となってしまうという問題があった。

#### [0024]

しかし、本実施の形態では、コンタクトホール13にプラグ15を充填する前に、図10に示したように絶縁膜である拡散防止膜17の材料としての窒化膜17 f を全面に形成するので、この絶縁膜の材料によって予め空洞30が埋められた状態となる。プラグ15が充填されるのはその後であるので、プラグ材料は空洞30内部に入り込むことはできない。その結果、プラグ同士が空洞30を介して電気的に接続されることを防止することができる。

#### [0025]

なお、この半導体装置では、プラグ15の下端に接する部分にN型不純物領域 14が設けられていることにより、プラグ15と半導体基板1との間のコンタク ト抵抗が低減されている。

[0026]

(実施の形態2)

(製造方法)

図1~図10、図18~図21を参照して、本発明に基づく実施の形態2にお ける半導体装置の製造方法について説明する。図1から図10までの工程は、実 施の形態1で説明したものと同じである。実施の形態1では、図10の構造に対 して異方性ドライエッチングを行なうことで底面の窒化膜17fを除去するだけ でなくさらに半導体基板1に約30nmだけ入り込むように掘り下げていたが( 図11参照)、本実施の形態では、図10の構造に対して異方性エッチングを行 ない、図18に示すように、コンタクトホール底面の窒化膜17fを除去して半 導体基板1が露出する時点で止める。この時点で窒化膜17fの残存部によって 拡散防止膜17が形成されている。さらに、コンタクトホール13の底面に露出 した半導体基板1に対してウェットエッチングを行なう。ウェットエッチングは 等方性で進行するので、図19に示すようにコンタクトホール13の底部を掘り 広げた形状を得ることができる。コンタクトホール13の底部に露出した半導体 基板1に対して、PなどのN型不純物を注入する。こうして、図20に示すよう にコンタクトホール13の下方にN型不純物領域14が形成される。実施の形態 1で行なったのと同様に、N型不純物をドープされたポリシリコンをプラグの材 料として堆積する。こうして、図21に示すようにプラグ15を形成する。

[0027]

(作用・効果)

本実施の形態では、コンタクトホールの底部に半導体基板1を露出させた後、掘り下げるのに異方性ドライエッチングではなくウェットエッチングを用いているので、半導体基板を異方性ドライエッチングなどでプラズマにさらした場合、 半導体基板にダメージが生じるが、ウェットエッチングでは半導体基板をプラズマにさらすことなく掘り下げることができるので、半導体基板に与えるダメージを低減できる。

[0028]

また、ウェットエッチングでは等方性で進行するので、図19に示すようにコンタクトホール底部で半導体基板が露出する面積が大きくなる。したがって、プラグを充填したときにプラグと半導体基板とが接触する面積を大きく確保することができる。よって、コンタクト抵抗を低減することができる。

# [0029]

本実施の形態では、その他、実施の形態1で説明した効果も得ることができる

# [0030]

(実施の形態3)

(製造方法)

図1~図9、図22~図26を参照して、本発明に基づく実施の形態3における半導体装置の製造方法について説明する。図1から図9までの工程は、実施の形態1で説明したものと同じである。実施の形態1では、図9の構造に対して、全面に5nm程度の窒化膜17fを堆積させていたが(図10参照)、本実施の形態では、窒化膜17fの代わりに、P型不純物であるボロンをドープしたポリシリコンを全面に5nm程度堆積させる。こうして、図22に示すように、ボロンドープトポリシリコン膜18fで覆われた構造を得る。

# [0031]

次に、全面にボロンドープトポリシリコン膜18fに対する異方性ドライエッチングを行ない、図23に示すようにボロンドープトポリシリコン膜18fのうち残存部分によって拡散防止膜18を形成する。その結果、拡散防止膜18の下端は、半導体基板1の他の領域における上面よりもD1だけ低い位置まで入り込んだ形になる。この拡散防止膜18形成のための異方性ドライエッチングの際には半導体基板1に対して拡散防止膜18の下端からさらに約30nmだけ深い位置まで掘り下げる。

#### [0032]

次に、図24に示すように、コンタクトホール13の底部に露出した半導体基板1に対して、PなどのN型不純物を注入する。こうして、コンタクトホール13の下方にN型不純物領域14が形成される。実施の形態1で行なったのと同様

に、N型不純物をドープされたポリシリコンをプラグの材料として堆積する。こうして、図25に示すようにプラグ15を形成する。図25におけるプラグ15 の底部近傍の拡大図を図26に示す。

[0033]

(作用・効果)

本実施の形態における半導体装置の製造方法で得る半導体装置、あるいは、本 実施の形態における半導体装置では、拡散防止膜18が半導体基板1に入り込む ように下に延びている。しかも、拡散防止膜18は、P型不純物としてボロンを ドープされたポリシリコンからなるので、拡散防止膜18からはボロンが拡散し 、図26に示すようにP型のボロン拡散領域18dが形成される。ボロン拡散領 域18dは特に半導体基板1の表面近傍で側方に向かってより遠くまで拡散して いる。このようなボロン拡散領域18dが形成されることにより、パンチスルー は実施の形態1の場合以上に起こりにくくなる。

[0034]

(実施の形態4)

(製造方法)

本発明に基づく実施の形態4における半導体装置の製造方法について説明する。実施の形態3では、図9の構造に対して、拡散防止膜18をボロンドープトポリシリコンで形成したが、本実施の形態では、その代わりに、同じ形状の拡散防止膜をアンドープトポリシリコンで形成する。その結果、図27に示す半導体装置を得ることができる。

[0035]

(作用・効果)

本実施の形態では、実施の形態3において図26を参照して説明したような拡散防止膜から半導体基板への拡散は起こらないが、後にコンタクトホール13に充填されるN型不純物を含むプラグ15の側面はゲート電極5の端からより遠い位置となるので、拡散防止膜なしに直接プラグを形成した構造に比べればパンチスルー耐性は高くなる。

[0036]

(実施の形態5)

(製造方法)

本発明に基づく実施の形態5における半導体装置の製造方法について説明する。実施の形態3では、図9の構造に対して、拡散防止膜18の材料となるボロンドープトポリシリコンを全面に5nm程度堆積し、ボロンドープトポリシリコン膜18fとしていたが(図22参照)、本実施の形態では、ボロンドープトポリシリコン膜18gとする。異方性ドライエッチングを行ない、図28に示すように、コンタクトホール底面のボロンドープトポリシリコン膜18gを除去して半導体基板1が露出する時点で止める。さらに、コンタクトホール13の底面に露出した半導体基板1に対してウェットエッチングを行なう。ウェットエッチングは等方性で進行するので、図29に示すようにコンタクトホール13の底部を掘り広げた形状を得ることができる。ボロンドープトポリシリコン膜18gが図28に比べて図29で薄くなっているのは、ウェットエッチング時に除去されたためである。本実施の形態では、このことを見越してボロンドープトポリシリコン膜18gの初期厚みを45nmと厚くしていた。図29の状態から後の工程は実施の形態2における製造方法と同様である。

[0037]

(作用・効果)

本実施の形態は、実施の形態2と実施の形態3との両方の構成を採用したものであり、実施の形態2における効果と、実施の形態3における効果との双方を享受することができる。

[0038]

(実施の形態6)

(製造方法)

図1~図5、図30、図6~図10、図31~図34を参照して、本発明に基づく実施の形態6における半導体装置の製造方法について説明する。図1から図5までの工程は、実施の形態1で説明したものと同じである。実施の形態1では、図5の構造に対してサイドウォールスペーサ10を形成していたが(図6参照

)、本実施の形態では、図5の構造に対して上方からP型不純物としてボロンなどを斜めに注入し、図30に示すように、ゲート電極5同士の間隙に露出した半導体基板1の表面近傍にP型不純物領域16を形成する。P型不純物領域16はソース/ドレイン領域9より浅く形成されるが、斜めに注入しているので側方に向かってはソース/ドレイン領域9より長く広がり、ゲート電極5の下方に若干入り込んだ形となる。

#### [0039]

実施の形態1において図6~図10を参照して説明したのと同じ工程を行ない、サイドウォールスペーサ10、窒化膜11、層間絶縁膜12、コンタクトホール13、窒化膜17fを順に形成する。ここで、実施の形態1に比べたときの違いは、P型不純物領域16が存在することである。

#### [0040]

次に、全面に渡って窒化膜17fに対する異方性ドライエッチングを行ない、 図31に示すように窒化膜17fのうち残存部分によって拡散防止膜17を形成 する。その結果、拡散防止膜17の下端は、半導体基板1の他の領域における上 面よりもD1だけ低い位置まで入り込んだ形になる。この拡散防止膜17形成の ための異方性ドライエッチングの際には半導体基板1に対して、P型不純物領域 16を通り越してソース/ドレイン領域9に達するように掘り下げる。

#### [0041]

図32に示すように、コンタクトホール13の底部に露出した半導体基板1に対して、PなどのN型不純物を注入し、N型不純物領域14を形成する。図33に示すように、コンタクトホール13内にプラグ15を形成する。図33におけるコンタクトホール13底部近傍を拡大したところを図34に示す。N型不純物領域14、ソース/ドレイン領域9、およびプラグ15の各々から不純物が拡散し、それぞれ拡散部14d、9d、15dとなっている。

# [0042]

#### (半導体装置の構成)

本実施の形態における半導体装置は、図33、図34に示すように、P型不純物領域16を備える。P型不純物領域16は、ゲート電極5の真下に一部入り込

むように延在する。他の部分の構成は、実施の形態1で説明した半導体装置の構成と同様である。

# [0043]

(作用・効果)

本実施の形態における半導体装置の製造方法で得る半導体装置、あるいは、本 実施の形態における半導体装置では、P型不純物領域16があることによって、 パンチスルーが起こりにくくなる。すなわち、パンチスルー耐性が高まる。

#### [0044]

仮に、ただ単にP型不純物領域16を設けただけで、コンタクトホール13の深さが従来通りであった場合、プラグ15が半導体基板1に接する位置がP型不純物領域16の中となり、その場合は、パンチスルー耐性が高まるという効果は得られるもののコンタクト抵抗が増加してしまうという弊害があったが、本実施の形態では、コンタクトホール13の底部がP型不純物領域16を通り越してソース/ドレイン領域9に達するように形成されているので、コンタクト抵抗が増加するという弊害は回避できる。また、半導体基板1を掘り下げることによってプラグ15と半導体基板1との接する面積が大きくなっているので、コンタクト抵抗を低減することができる。

#### [0045]

本実施の形態では、その他、実施の形態1で説明した効果も得ることができる。拡散防止膜17を窒化膜でなく、酸化膜で形成した場合の効果も実施の形態1で説明したと同様である。層間絶縁膜12の埋込み不良で生じた空洞に関する効果も実施の形態1で説明したと同様である。

#### [0046]

なお、本実施の形態でも、実施の形態2の考え方を組合せて、拡散防止膜17 を形成するための異方性ドライエッチングにおいて、半導体基板1が露出すると ころで一旦、異方性ドライエッチングを止めて、その続きはウェットエッチング で半導体基板1を掘り広げることにしてもよい。こうした場合、上述の効果に加 えてさらに実施の形態2で説明した効果も得ることができる。

# [0047]

(実施の形態7)

(製造方法)

図1~図5、図35~図40を参照して、本発明に基づく実施の形態7における半導体装置の製造方法について説明する。図1から図5までの工程は、実施の形態1で説明したものと同じである。実施の形態1では、図5の構造に対して、全体に窒化膜を20nm堆積させ、ゲート酸化膜3が露出するまで異方性ドライエッチングを行なうことにより、サイドウォールスペーサ10を形成していたが(図6参照)、本実施の形態では、この異方性ドライエッチングはゲート酸化膜3が露出するまでではなく、ゲート酸化膜3を除去して半導体基板1内に約20nm入り込むまで行なう。その結果、図35に示す構造を得る。この状態で、図36に示すように全体にストッパ膜としての窒化膜11を15nm堆積させる。さらにBPTEOSからなる層間絶縁膜12を500nm堆積させ、全面に異方性ドライエッチングを行ない、窒化膜11のうち残存部分によって図37に示すように拡散防止膜11kを形成する。この拡散防止膜11kを形成するための異方性ドライエッチングにおいては、拡散防止膜11kの下端よりさらに30nm深くまで掘り下げる。こうして、コンタクトホール13wが形成される。

# [0048]

次に、図38に示すように、コンタクトホール13wの底部に露出した半導体基板1に対して、PなどのN型不純物を注入する。こうして、コンタクトホール13wの下方にN型不純物領域14wが形成される。さらに、実施の形態1と同様にして、図39に示すように、コンタクトホール13w内にプラグ15wを形成する。図39におけるコンタクトホール13w底部近傍を拡大したところを図40に示す。N型不純物領域14w、ソース/ドレイン領域9、およびプラグ15wの各々から不純物が拡散し、それぞれ拡散部14wd、9d、15wdとなっている。

[0049]

(作用・効果)

本実施の形態における半導体装置の製造方法で得る半導体装置では、拡散防止 膜11kが半導体基板1に入り込むように下に延びているため、プラグ15wか ら半導体基板1への拡散は、プラグ15wが拡散防止膜11kよりさらに深く延びている部分からのみ行なわれる。したがって、図40の拡散部15wdの形状に表れるように、半導体基板1の表面に沿った拡散は小さく抑えられる。その結果、実施の形態1と同様にパンチスルーが起こりにくい。言い換えれば、パンチスルー耐性が高くなっている。また、実施の形態1と同様にGIDLを防止することができる。また、セルフアライン方式でコンタクトホール13wを形成するためのストッパ膜としての窒化膜がそのまま拡散防止膜を兼ねているので、ゲート電極5の配置や大きさが従来通りであっても、コンタクトホール13wをより広い幅で形成することができる。その結果、コンタクトホール13wの底部におけるプラグ15wと半導体基板1との接触面積もより大きくすることができ、実施の形態1よりもさらにコンタクト抵抗を小さくすることができる。

#### [0050]

なお、本実施の形態でも、実施の形態2の考え方を組合せて、拡散防止膜11kを形成するための異方性ドライエッチングにおいて、半導体基板1が露出するところで一旦、異方性ドライエッチングを止めて、その続きはウェットエッチングで半導体基板1を掘り広げることにしてもよい。こうした場合、上述の効果に加えてさらに実施の形態2で説明した効果も得ることができる。

#### [0051]

#### (実施の形態8)

図1~図5、図30、図41~図45を参照して本発明に基づく実施の形態8における半導体装置の製造方法について説明する。本実施の形態は、実施の形態6と実施の形態7との考え方を組合せたものであり、途中の工程までは実施の形態6と共通する。すなわち、図1から図5までの工程は、実施の形態6でも述べているように実施の形態1で説明したものと同じである。本実施の形態では、実施の形態6と同じように、図5の構造に対して上方からP型不純物としてボロンなどを斜めに注入し、図30に示すように、ゲート電極5同士の間隙に露出した半導体基板1の表面近傍にP型不純物領域16を形成する。

# [0052]

この後、実施の形態1と同様に、サイドウォールスペーサ10を形成するが、

実施の形態1では、窒化膜から異方性ドライエッチングでサイドウォールスペー サ10を形成しようとする際に、図6に示したようにゲート酸化膜3が露出した ところで異方性ドライエッチングが止まるようにしていたが、本実施の形態では 、異方性ドライエッチングをここで止めず、図41に示すように露出したゲート 酸化膜3を除去し、さらに半導体基板1の内部に約20nm入り込んだところま で掘り下げる。次に、図42に示すように、全体にストッパ膜としての窒化膜1 1を15nm堆積させる。さらにBPTEOSからなる層間絶縁膜12を500 nm堆積させ、全面に異方性ドライエッチングを行ない、窒化膜11のうち残存 部分によって図43に示すように拡散防止膜11kを形成する。この拡散防止膜 11kを形成するための異方性ドライエッチングにおいては、拡散防止膜11k の下端よりさらに30nm深くまで掘り下げる。こうして、コンタクトホール1 3 wが形成される。コンタクトホール13 wの底部に露出した半導体基板1に対 して、PなどのN型不純物を注入する。こうして、コンタクトホール13wの下 方にN型不純物領域14wが形成される。さらに、実施の形態1と同様にして、 図44に示すように、コンタクトホール13w内にプラグ15wを形成する。図 4 4 におけるコンタクトホール 1 3 w底部近傍を拡大したところを図 4 5 に示す 。N型不純物領域14w、ソース/ドレイン領域9、およびプラグ15wの各々 から不純物が拡散し、それぞれ拡散部14wd,9d,15wdとなっている。

# [0053]

(作用・効果)

本実施の形態では、実施の形態6,7で説明した効果を共に得ることができる

#### [0054]

なお、本実施の形態に対しても、実施の形態2の考え方を組合せて、拡散防止膜11kを形成するための異方性エッチングにおいて、半導体基板1が露出するところで一旦、異方性ドライエッチングを止めて、その続きはウェットエッチングで半導体基板1を掘り広げることにしてもよい。こうした場合、上述の効果に加えてさらに実施の形態2で説明した効果も得ることができる。

[0055]

# (実施の形態9)

図1~図5、図35、図46~図51を参照して、本発明に基づく実施の形態9における半導体装置の製造方法について説明する。本実施の形態は、実施の形態3と実施の形態7との考え方を組合せて応用したものである。

# [0056]

図1から図5までの工程を行なった後に、サイドウォールスペーサ10を形成 するための異方性ドライエッチングで図35に示すように半導体基板1内に約2 ○nm入り込むまで掘り下げる工程までは、実施の形態7と同じである。次に、 図46に示すように、全面にボロンドープトポリシリコン膜22fを厚み5nm 程度堆積させる。全面にボロンドープトポリシリコン膜22fに対する異方性ド ライエッチングを行ない、図47に示すようにボロンドープトポリシリコン膜2 2fのうち残存部分によって拡散防止膜22を形成する。この状態で、図48に 示すように全体にストッパ膜としての窒化膜11を15nm堆積させる。さらに BPTEOSからなる層間絶縁膜12を500nm堆積させ、全面に異方性ドラ イエッチングを行ない、窒化膜11のうち残存部分によって図49に示すように 拡散防止膜11kを形成する。この拡散防止膜11kを形成するための異方性ド ライエッチングにおいては、拡散防止膜11kの下端よりさらに30nm深くま で掘り下げる。こうして、コンタクトホール13gが形成される。コンタクトホ ール13yの底部に露出した半導体基板1に対して、PなどのN型不純物を注入 することによって、N型不純物領域14yが形成される。さらに、実施の形態1 と同様にして、図50に示すように、コンタクトホール13g内にプラグ15g を形成する。図50におけるコンタクトホール13y底部近傍を拡大したところ を図51に示す。拡散防止膜としては、拡散防止膜22と拡散防止膜11kの二 重構造になっている。N型不純物領域14g、ソース/ドレイン領域9、および プラグ15gの各々から不純物が拡散し、それぞれ拡散部14gd,9d,15 y d となっている。拡散防止膜22は、P型不純物としてボロンをドープされた ポリシリコンからなるので、拡散防止膜22からはボロンが拡散し、図51に示 すようにP型のボロン拡散領域22dが形成されている。

[0057]

# (作用・効果)

本実施の形態では、プラグと半導体基板との接する面積が実施の形態7に比べて若干小さくなるものの、それ以外の点については、実施の形態7で述べたと同様の効果を得ることができる。さらに、ボロン拡散領域22dが形成されることにより、パンチスルーは実施の形態7の場合以上に起こりにくくなる。

# [0058]

なお、本実施の形態でも、実施の形態2の考え方を組合せて、拡散防止膜11 kを形成するための異方性ドライエッチングにおいて、半導体基板1が露出するところで一旦、異方性ドライエッチングを止めて、その続きはウェットエッチングで半導体基板1を掘り広げることにしてもよい。こうした場合、上述の効果に加えてさらに実施の形態2で説明した効果も得ることができる。

#### [0059]

なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。

#### [0060]


#### 【発明の効果】

本発明によれば、コンタクト部において、拡散防止膜が半導体基板に入り込むように下に延びた構造の半導体装置を得ることができる。この構造の半導体装置では、プラグから半導体基板への拡散は、プラグが拡散防止膜よりさらに深く延びている部分からのみ行なわれるので、半導体基板の表面に沿った拡散は小さく抑えられる。その結果、パンチスルー耐性が高い半導体装置を得ることができる。また、拡散防止膜が半導体基板内に入り込むことによって、半導体基板表面においてはプラグは外部から遮られるので、GIDLを防止することもできる。さらに、プラグと半導体基板との接触面積が広く確保でき、コンタクト抵抗を低減することもできる。

#### 【図面の簡単な説明】

【図1】 本発明に基づく実施の形態1などにおける半導体装置の製造方法

- の第1の工程の説明図である。
- 【図2】 本発明に基づく実施の形態1などにおける半導体装置の製造方法の第2の工程の説明図である。
- 【図3】 本発明に基づく実施の形態1などにおける半導体装置の製造方法の第3の工程の説明図である。
- 【図4】 本発明に基づく実施の形態1などにおける半導体装置の製造方法の第4の工程の説明図である。
- 【図5】 本発明に基づく実施の形態1などにおける半導体装置の製造方法の第5の工程の説明図である。
- 【図6】 本発明に基づく実施の形態1などにおける半導体装置の製造方法の第6の工程の説明図である。
- 【図7】 本発明に基づく実施の形態1などにおける半導体装置の製造方法の第7の工程の説明図である。
- 【図8】 本発明に基づく実施の形態1などにおける半導体装置の製造方法の第8の工程の説明図である。
- 【図9】 本発明に基づく実施の形態1などにおける半導体装置の製造方法の第9の工程の説明図である。
- 【図10】 本発明に基づく実施の形態1などにおける半導体装置の製造方法の第10の工程の説明図である。
- 【図11】 本発明に基づく実施の形態1における半導体装置の製造方法の 第11の工程の説明図である。
- 【図12】 本発明に基づく実施の形態1における半導体装置の製造方法の第12の工程の説明図である。
- 【図13】 本発明に基づく実施の形態1における半導体装置の製造方法の第13の工程の説明図である。
  - 【図14】 図13の部分拡大図である。
- 【図15】 実施の形態1において比較例として示した半導体装置の断面図である。
  - 【図16】 実施の形態1において層間絶縁膜の埋込み不良による空洞につ



- 【図17】 実施の形態1において層間絶縁膜の埋込み不良による空洞について説明するために示した模式的な斜視図である。
- 【図18】 本発明に基づく実施の形態2における半導体装置の製造方法の 第11の工程の説明図である。
- 【図19】 本発明に基づく実施の形態2における半導体装置の製造方法の 第12の工程の説明図である。
- 【図20】 本発明に基づく実施の形態2における半導体装置の製造方法の第13の工程の説明図である。
- 【図21】 本発明に基づく実施の形態2における半導体装置の製造方法の第14の工程の説明図である。
- 【図22】 本発明に基づく実施の形態3における半導体装置の製造方法の第10の工程の説明図である。
- 【図23】 本発明に基づく実施の形態3における半導体装置の製造方法の 第11の工程の説明図である。
- 【図24】 本発明に基づく実施の形態3における半導体装置の製造方法の第12の工程の説明図である。
- 【図25】 本発明に基づく実施の形態3における半導体装置の製造方法の 第13の工程の説明図である。
  - 【図26】 図25の部分拡大図である。
- 【図27】 本発明に基づく実施の形態4における半導体装置の製造方法で得られる半導体装置の断面図である。
- 【図28】 本発明に基づく実施の形態5における半導体装置の製造方法の第10の工程の説明図である。
- 【図29】 本発明に基づく実施の形態5における半導体装置の製造方法の 第11の工程の説明図である。
- 【図30】 本発明に基づく実施の形態6,8における半導体装置の製造方法の第6の工程の説明図である。
  - 【図31】 本発明に基づく実施の形態6における半導体装置の製造方法の



- 第11の工程の説明図である。
- 【図32】 本発明に基づく実施の形態6における半導体装置の製造方法の第12の工程の説明図である。
- 【図33】 本発明に基づく実施の形態6における半導体装置の製造方法の第13の工程の説明図である。
  - 【図34】 図33の部分拡大図である。
- 【図35】 本発明に基づく実施の形態7,9における半導体装置の製造方法の第6の工程の説明図である。
- 【図36】 本発明に基づく実施の形態7における半導体装置の製造方法の第7の工程の説明図である。
- 【図37】 本発明に基づく実施の形態7における半導体装置の製造方法の第8の工程の説明図である。
- 【図38】 本発明に基づく実施の形態7における半導体装置の製造方法の第9の工程の説明図である。
- 【図39】 本発明に基づく実施の形態7における半導体装置の製造方法の 第10の工程の説明図である。
  - 【図40】 図39の部分拡大図である。
- 【図41】 本発明に基づく実施の形態8における半導体装置の製造方法の第7の工程の説明図である。
- 【図42】 本発明に基づく実施の形態8における半導体装置の製造方法の第8の工程の説明図である。
- 【図43】 本発明に基づく実施の形態8における半導体装置の製造方法の第9の工程の説明図である。
- 【図44】 本発明に基づく実施の形態8における半導体装置の製造方法の第10の工程の説明図である。
  - 【図45】 図44の部分拡大図である。
- 【図46】 本発明に基づく実施の形態9における半導体装置の製造方法の第7の工程の説明図である。
  - 【図47】 本発明に基づく実施の形態9における半導体装置の製造方法の

第8の工程の説明図である。

【図48】 本発明に基づく実施の形態9における半導体装置の製造方法の第9の工程の説明図である。

【図49】 本発明に基づく実施の形態9における半導体装置の製造方法の第10の工程の説明図である。

【図50】 本発明に基づく実施の形態9における半導体装置の製造方法の 第11の工程の説明図である。

【図51】 図50の部分拡大図である。


【符号の説明】

1 半導体基板、2 分離酸化膜、3 ゲート酸化膜、4 チャネル層、5 ゲート電極、5 f ポリシリコン膜、6,6 f WSi膜、7 窒化膜、8 側壁酸化膜、9 ソース/ドレイン領域、9 d,14 d,14 wd,14 yd,1 5 d,15 d1,15 wd,15 yd,22 d 拡散部、10 サイドウォールスペーサ、11 窒化膜、11 k (窒化膜からなる)拡散防止膜、12 層間絶縁膜、13,13 w コンタクトホール、14,14 w N型不純物領域、15,15 w,15 y プラグ、16 P型不純物領域、17 (窒化膜からなる)拡散防止膜、17 f 窒化膜、18 (ボロンドープトポリシリコンからなる)拡散防止膜、18 f ボロンドープトポリシリコン膜、22 (ボロンドープトポリシリコン膜、18 f ボロンドープトポリシリコン膜、22 (ボロンドープトポリシリコン膜、30 空洞、31 (アンドープトポリシリコンからなる)拡散防止膜、30 空洞、31 (アンドープトポリシリコンからなる)拡散防止膜。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】







【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】



【図27】




【図28】






【図29】




【図30】




1 5




【図31】




【図32】




【図33】




【図34】








【図36】






【図37】




【図38】






【図39】




【図40】






【図41】




【図42】






【図43】




【図44】






【図45】




【図46】






【図47】




【図48】






【図49】




【図50】





【図51】





【書類名】

要約書

【要約】

【課題】 GIDLを防止し、なおかつ、パンチスルー耐性を高く維持することができ、なおかつ、コンタクト抵抗を増大させない半導体装置およびその製造方法を提供する。

【解決手段】 半導体装置の製造方法は、ゲート隆起部同士の間隙および上側を 覆う層間絶縁膜12を形成する層間絶縁膜形成工程と、層間絶縁膜12の上面から前記ゲート隆起部同士の間を通って半導体基板1の内部に入り込んだ第1底部 に至るコンタクトホール13を形成するコンタクトホール形成工程と、前記第1 底部の側面を覆う拡散防止膜17を形成するとともに前記第1底部の底面をさらに掘り下げることによって、底面および側面に半導体基板1を露出させた第2底部を形成する掘り下げ工程と、コンタクトホール13の内部に不純物をドープしたポリシリコンを充填してプラグ15とするプラグ形成工程とを含む。

【選択図】

図13



## 出 願 人 履 歴 情 報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社